报告题目：多核算力芯片的片上容错架构

演讲摘要：芯片多处理器和深度学习处理芯片通过提供大量处理引擎来满足各类应用日益增长的算力需求，可靠性或容错能力成为其在算力之外的另一个重要指标。讲者将结合这两类多核算力芯片在汽车电子中的应用，在回顾常用的硬件容错技术的基础上，探讨不同的片上容错架构，实现低延时的差错检测和恢复。

讲者简介：李华伟，中科院计算所研究员，处理器芯片全国重点实验室副主任，中国计算机学会（CCF）会士。担任CCF集成电路设计专委秘书长，中国计量测试学会集成电路测试专委副主任兼秘书长，《IEEE Design & Test》、《IEEE TVLSI》等期刊编委。曾任CCF第8届容错计算专委主任。主要从事数字电路测试与容错、专用处理器自动设计等方向研究，发表论文300余篇。获国家技术发明二等奖、北京市科技一等奖、CCF技术发明一等奖、中国质量技术一等奖等多个奖项。