各位CCF DAC2021录用Poster论文讲者：

所有Poster论文在10月17日上午10:50-12:00在大会报告会场进行集中展示。

请使用展示ppt模板（在“资料下载”处可以下载），将您的论文展示内容设计在约120cm高、85cm宽的页面上，并打印出来带到会场。

10月17日上午大会场后方，将提供展板、双面胶，以便讲者粘贴展示内容。

各位讲者可带上打印的poster，在10月17日早上9点之前，或者10点半的茶歇进行粘贴。

10月17日10:50-12:00，请各位讲者务必在自己的poster面前，向前来观看展示的参会代表介绍论文工作，并讨论答疑。

谢谢各位对大会的支持和贡献！

CCFDAC2021会务组

附：Poster编号

编号   稿件名称

[P.1] 基于层次化预测方法的单元替换算法

[P.2] 先进制程下基于择优机制的时延优化层分配算法

[P.3] 一种基于深度学习的设计规则检查方法

[P.4] 基于CNN的版图布局快速DRC违规预测

[P.5] Optimized Embedded Memory Design in Modern FPGA for Image Processing

[P.6] 基于鲁棒C单元的低功耗抗毛刺双边沿触发器

[P.7] Triple-Node-Upset-Tolerant Latch Designs with Configurable SET-Pulse-Filterability for Safety-Critical Applications

[P.8] 基于隐式对称化的有向图稀疏化算法

[P.9] 持续集成的处理器验证云平台关键技术研究与实现

[P.10] The Design of High-performance and Configurable Load Storage Unit

[P.11] 一种S频段高速锁定和可编程调频的CMOS电荷泵锁相环

[P.12] 一种超低失真及宽动态范围的二阶Sigma-Delta调制器

[P.13] 一种GHz高频应用的低失调高速CMOS动态比较器

[P.14] Towards Agile Approach to Hardware Security: The Case of AES Algorithm

[P.15] A Double-Node-Upset Completely Tolerant CMOS Latch Design with Extremely Low Cost

[P.16] Design and Analysis of Coarse-Grained Reconfigurable Complement Arithmetic Unit